• Entrega Imediata
  • Frete Grátis

Livro Impresso

Arquitetura de Microprocessadores - Do Simples Pipeline ao Multiprocessador em Chip

  • ISBN:

    9788521621782

  • Edição: 1|2013
  • Editora: LTC

BAER

De: R$ 162,00 Por: R$ 129,60
ou em até 6x de R$ 21,60
< >
Os estudantes universitários e mestrandos em Ciência e Engenharia da Computação irão encontrar em Arquitetura de Microprocessadores: do simples pipeline ao multiprocessador em chip os temas mais relevantes para sua formação nesta área em forte crescime...
  • Formato: Impresso
  • Páginas: 342
  • Publicação: 01/02/2013
  • Capa: Brochura
  • Peso: 0,86 kg
  • Dimensões: 21 X 28

Os estudantes universitários e mestrandos em Ciência e Engenharia da Computação irão encontrar em Arquitetura de Microprocessadores: do simples pipeline ao multiprocessador em chip os temas mais relevantes para sua formação nesta área em forte crescimento no mercado.
São apresentados políticas e mecanismos de processamento, otimizações de alto desempenho, multithreading e multiprocessamento de última geração, entre outros tópicos; todos com uma abordagem atual e abrangente, para que os leitores possam observar as melhorias e o aumento de complexidade dos projetos. A obra constitui uma ferramenta extremamente útil para os futuros profissionais deste importante e estratégico campo de conhecimento.

 

Prefácio

Cap. 1 - Introdução
Cap. 2 - Os Fundamentos
Cap. 3 - Processadores Superescalares
Cap. 4 - Front-End: Predição de Desvio, Busca de Instrução e Renomeação de Registradores
Cap. 5 - Back-End: Escalonamento de Instruções, Instruções de Acesso à Memória e Clusters
Cap. 6 - A Hierarquia de Caches
Cap. 7 - Multiprocessadores
Cap. 8 - Multithreading e Multiprocessamento (em Chip)
Cap. 9 - Limitações Atuais e Desafios Futuros

Bibliografia

Índice

 

Jean-Loup Baer é professor emérito de Ciência e Engenharia da Computação pela University of Washington, nos Estados Unidos, onde esteve desde 1969 até se aposentar. Além de livros, também escreveu mais de 100 artigos referenciados e é Guggenheim Fellow (John Simon Guggenheim Memorial Foundation), ACM Fellow (Association for Computing Machinery) e IEEE Fellow (Institute of Electrical and Electronics Engineers). Exerceu diversos cargos editoriais, incluindo redator-chefe do International Journal of VLSI Design & Communication Systems e editor do IEEE Transactions on Computers (TC), IEEE Transactions on Parallel and Distributed Systems (TPDS) e Journal of Parallel and Distributed Computing. Além disso, trabalhou como coordenador geral e coordenador de programa em diversas conferências, incluindo o International Symposium on Computer Architecture (ISCA) e o International Symposium on High-Performance Computer Architecture (HPCA).